ارائه و شبیه سازی تکنیکهای مختلف کاهش ولتاژ در تقویت کننده rf cmos vlsi

امروزه طراحی با کارایی بالای مدارات مجتمع آنالوگ همراه با کاهش ولتاژ تغذیه چالش بزرگی برای طراحان بوجود آورده است. برای رسیدن به بهره بالا، استفاده از ساختارهای چند طبقه و توپولوژیهای cascode با طول کانال بالا و در سطوح جریان کم پیشنهاد میشود در صورتی که برای داشتن یک فرکانس بهره واحد بالا بهتر است از یک ساختار یک طبقه با طول کانال کوچکتر و سطح جریان بیشتر استفاده شود. استفاده از ساختار cascode روشی برای افزایش بهره dc است بدون اینکه فرکانس کاری آن کاهش یابد.اما استفاده از طبقات cascode در مدارات low-voltage و رسیدن به یک مشخصات مناسب بسیار مشکل و گاهی غیر ممکن به نظر میرسد.در تکنولوژیهای vlsi نیز لازمه کاهش مینیمم ابعاد و تمایل به استفاده از ادوات کوچک و قابل حمل کاهش ولتاژ تغذیه است. در یک مدار مجتمع برای رسیدن به سیستمهای با چگالی بالا سطح ولتاژ باید به مقدار قابل اطمینانی برسد.ولتاژ آستانه در تکنولوژیهای cmosآینده نمیتواند به اندازه ولتاژهای موجود امروزی پایین آورده شود.لذا مشکلاتی را در طراحی مدارهای آنالوگ با ولتاژ تغذیه پایین ایجاد میکند. در طراحی آنالوگ ولتاژ آستانه ترانزیستور باید متناسب با ولتاژ تغذیه پایین آورده شود تا بتواند به خوبی ادوات را بایاس نماید.این مشخصه سبب ایجاد نا سازگاری در مدارات آنالوگ ولتاژ پایین در تکنولوژیهای cmos میگردد.برای رفع این ناسازگاری بدون اینکه هیچ هزینه ای برای تولید ادوات با ولتاژ آستانه پایین درتکنولوژیهای cmos انجام گیرد باید تکنیکهای جدید طراحی مدارات توسعه یافته تا سازگار با تکنولوژیهای cmos آینده گردد. یکی از این تکنیکها استفاده از روش the bulk driven amplifier است. در این روش از ترمینال بدنه ترانزیستور به عنوان ورودی سیگنال کوچک استفاده می شود که این امر نقش مهمی در پایین آوردن ولتاژ تغذیه دارد. همچنین در بحث تطبیق امپدانس ضمن بررسی روشهای موجود از روشی استفاده شده که در آن با استفاده از دو سلف کوچک عمل تطبیق به طور کامل صورت پذیرفته است. و در نهایت تقویت کننده فرکانس بالایی در فرکانس 5ghz طراحی شده که با استفاده از یک منبع ولتاژ به مقدار 0.7 ولت، بهره ولتاژی برابر با 20.8db داشته و توان مصرفی آن 8mw است.